La technologie au silicium améliore les performances des puces sans investissement coûteux
La start-up Atomera pense que sa technologie d’amélioration du silicium peut aider les fabricants de semi-conducteurs à optimiser le coût et les performances des puces de gestion de l’alimentation, sans avoir à mettre à niveau les processus de production.
Pendant de nombreuses années, l’hypothèse commune avec la loi de Moore est que le fait d’aller dans un nouveau nœud de fabrication entraînerait généralement des améliorations de puissance, de performances et de coûts de 20 % ou plus, en supposant que des dépenses en capital appropriées pour les nouveaux équipements et processus soient effectuées. Mais la startup Atomera remet en question cette hypothèse avec une technologie brevetée d’amélioration du silicium qui, selon elle, permettrait aux fabricants de semi-conducteurs de récolter bon nombre des mêmes avantages, sans les dépenses en capital coûteuses.
Fondée en 2016, Atomera est dirigée par le président-directeur général Scott Bibaud, un vétéran de l’industrie des semi-conducteurs. Dans une interview avec Nouvelles de conceptionBibaud a déclaré que la technologie des matériaux, appelée MST, est en développement depuis plus de 15 ans. Compte tenu des pénuries de puces existantes et de la longue période de récupération des dépenses en capital, Bibaud pense que la technologie pourrait aider à atténuer les problèmes de capacité des puces et l’escalade rapide des prix des plaquettes, en permettant aux fabricants de semi-conducteurs de tirer parti des équipements et processus de fabrication existants.
« Auparavant, il était toujours logique de reconcevoir une puce pour aller vers un nouveau nœud de processus », a déclaré Bibaud. « Mais un nouveau nœud est coûteux et les dépenses en capital peuvent être substantielles. »
Bibaud a ajouté que la loi de Moore dictait autrefois une amélioration d’au moins 20 à 25 % du PPAC (coût de la zone de performance de puissance). Mais à mesure que le retour sur investissement du PPAC suite aux modifications des nœuds de processus commence à se stabiliser, l’économie des dépenses en capital coûteuses est remise en question.
Fabrication standard
La solution d’Atomera est un matériau d’ingénierie quantique, appelé MST (Mears Silicon Technology), qui est déposé pendant le processus de fabrication de la puce. Ce qui rend la technologie relativement économique à mettre en œuvre, c’est le fait qu’elle peut être mise en œuvre sur des outils de fabrication standard, sans que l’utilisateur n’ait à supporter des coûts d’investissement supplémentaires importants ou à modifier les processus de fabrication des semi-conducteurs.
Alors que Bibaud pense que la technologie peut être adaptée à de nombreux types de semi-conducteurs, il s’attend à ce que la confiance initiale d’Atomera se concentre sur l’amélioration de la technologie des transistors 5V pour les puces de gestion de l’alimentation, où de nombreuses pièces héritées existent. Dans le secteur de la gestion de l’alimentation, les dispositifs d’alimentation peuvent représenter jusqu’à 80 % de la surface de la puce du circuit intégré de gestion de l’alimentation, et les nœuds de processus vont généralement de 40 nm à 250 nm.
« La technologie permet à l’ingénieur concepteur d’optimiser la vitesse, le coût et la puissance », a déclaré Bibaud. Il a expliqué qu’avec le matériau, les ingénieurs peuvent l’utiliser tel quel pour faire fonctionner le circuit plus rapidement, réduire les coûts en rétrécissant le transistor jusqu’à ce que les courants de commande correspondent, ou réduire la tension jusqu’à ce que les courants de commande correspondent. La technologie des matériaux peut être optimisée pour trouver un compromis entre la vitesse, le coût et les exigences de puissance en fonction du produit en cours de développement, a noté Bibaud.
Selon Bibaud, la technologie MST permet d’améliorer les facteurs PPAC d’au moins 15 %, ce qui se comparerait favorablement aux améliorations PPAC dérivées de mises à niveau plus coûteuses des nœuds de processus.
Les améliorations de coût, a noté Bibaud, résident dans l’efficacité du processus d’obtention de matrices plus nombreuses et plus petites à partir de tranches, améliorant le rendement des puces et donc la rentabilité. Même un rétrécissement de matrice de 5% pour un 36 mm2 die se traduirait par au moins 5% de die en plus par wafer, et le rendement augmenterait à mesure que la taille du die diminue, selon lui.
Bibaud a cité l’exemple de l’application de la technologie MST à un circuit intégré de gestion de l’alimentation typique utilisé pour une application de téléphonie mobile à volume élevé. Il a noté qu’un retrait de matrice de 20 % pouvait généralement entraîner une marge brute supérieure de 10 % pour la puce.
La société a récemment pris plusieurs mesures pour mettre en œuvre la technologie des matériaux, notamment en concluant un accord de développement conjoint avec une importante fonderie de silicium sans nom. Bibaud a ajouté qu’Atomera est actuellement engagée dans des discussions avec 19 entreprises sur l’octroi de licences et le développement de sa technologie.
