La DARPA sécurise l’avenir de la puce avec le passé technologique

La pénurie actuelle de puces est un réel problème. Le résoudre est un problème tactique, qui nécessite des étapes incrémentielles soigneusement planifiées à court terme pour résoudre un problème à plus court terme. Mais s’assurer que les États-Unis peuvent concevoir et fabriquer en toute sécurité les puces semi-conductrices nécessaires à la défense est une préoccupation stratégique à long terme. C’est là que le La Defense Advanced Research Projects Agency ou DARPA intervient.

Récemment, La DARPA a annoncé le programme « Structured Array Hardware for Automatically Realized Applications (SAHARA), qui vise à élargir l’accès aux capacités de fabrication nationales pour relever les défis entravant le développement sécurisé de puces personnalisées pour les systèmes de défense ».

En s’appuyant sur l’expertise de conception et de fabrication d’Intel et de partenaires universitaires sélectionnés, l’objectif de SAHARA est de activer les conceptions automatisées et évolutives de matrice de portes programmables sur le terrain (FPGA) pertinentes pour la défense dans des ASIC structurés quantifiables et sécurisés. Le programme explorera également de nouvelles protections de puces pour prendre en charge la fabrication de silicium dans des environnements de confiance zéro.

Il y a beaucoup d’informations dans cette déclaration. Pour aider à le décomposer en éléments précis et compréhensibles, Design News s’est entretenu avec Serge Leef, responsable de programme pour le Microsystems Technology Office (MTO) de la DARPA.

Nouvelles de la conception : Que se passe-t-il vraiment avec cette annonce?

Serge Leef : Il y a ici convergence d’intérêts. Intel a acquis une société ASIC structurée appelée eASIC il y a plusieurs années. Depuis lors, plusieurs facteurs se sont alignés pour plaider en faveur d’une éventuelle collaboration.

Nouvelles de la conception : Je me souviens que les ASIC structurés étaient une grande nouveauté dans les périodes 2003 et 2004. Ils ont été présentés comme le pont entre les FPGA programmables et les ASIC typiques, c’est-à-dire les ASIC non programmables basés sur des cellules standard. Les FPGA étaient hautement personnalisables mais avaient tendance à être plus lents, plus gourmands en énergie et plus chers que les puces ASIC, qui étaient conçues pour un volume élevé, des fonctionnalités standardisées et une faible consommation.

Serge Leef : À cette époque, plusieurs grandes sociétés d’ASIC ont tenté d’entrer dans le secteur des ASIC structurés, mais de nombreux facteurs techniques et économiques les ont finalement éloignés. Depuis lors, la technologie et les modèles commerciaux sont devenus plus favorables et ont suscité un regain d’intérêt pour les ASIC structurés, mais jusqu’à l’acquisition de l’eASIC par Intel, il n’y avait aucun fournisseur dans cet espace avec une masse critique suffisante pour travailler avec le DoD (Department of Defense). Néanmoins, des investissements considérables seront nécessaires pour vraiment rendre la plate-forme eASIC suffisamment sécurisée pour la défense et d’autres applications.

Le DoD possède de nombreuses conceptions de FPGA qui bénéficieraient d’une transition vers un ASIC structuré, dont la conception et la fabrication coûteraient un ordre de grandeur inférieur à celui des ASIC standard.

Nouvelles de la conception : Les ASIC structurés ne sont-ils pas similaires à la technologie Gate Array des années 1980 ? Réseaux de portes contenus portes logiques non connectées qui pourraient être configurées après coup – en ajoutant quelques couches métalliques – pour mettre en œuvre une fonction logique personnalisée. Les matrices de portes avaient un NRE beaucoup plus faible que les puces ASIC personnalisées complètes, car seules quelques couches métalliques de masques étaient nécessaires.

Serge Leef : Les ASIC structurés sont personnalisés avec deux ou trois couches dérivées de la conception de l’utilisateur. Maintenant, l’architecture d’Intel n’est pas exactement comme un réseau de portes, mais le principe est similaire.

Mais contrairement aux FPGA – c’est pourquoi ils font appel aux concepteurs du DoD – les ASIC structurés (et les ASIC) ont l’inconvénient de pouvoir révéler les informations de conception à un fabricant, ouvrant la porte à d’éventuels clonages, contrefaçons et rétro-ingénierie. La raison pour laquelle les FPGA sont plus sécurisés est qu’ils ne contiennent aucune information de conception lors de leur fabrication. Les informations de conception sont insérées dans un FPGA après la livraison de la puce.

Nouvelles de la conception : Alors, comment vous assurez-vous que la conception de la couche personnalisable dans un ASIC structuré est suffisamment sécurisée et ne peut pas être rétro-conçue dans une usine tierce aléatoire ?

Serge Leef : C’est le nœud du SAHARA. Nous voulons créer quelque chose d’aussi proche que possible d’un processus de bouton-poussoir où vous prenez RTL (les informations de conception réelles) qui était à l’origine destiné à la mise en œuvre FPGA et le transformez en un ASIC structuré. À l’heure actuelle, c’est un processus long et manuel.

Le deuxième objectif de SAHARA est d’ajouter des mécanismes de sécurité dans la conception qui permettent la fabrication dans les environnements de confiance zéro

Nouvelles de la conception : Par environnement de confiance zéro, entendez-vous une usine étrangère où vous n’avez aucune certitude quant à la sécurité de l’usine ?

Serge Leef : Oui – pour le rendre suffisamment sûr pour qu’il puisse être fabriqué n’importe où dans le monde, car il ne contient aucune information de conception susceptible d’être compromise.

Nouvelles de la conception : Une usine située aux États-Unis ne serait-elle pas sécurisée, comme Intel ?

Serge Leef : Bien qu’Intel soit une usine nationale, elle n’est pas certifiée en tant que « fonderie de confiance ». Je ne commente pas la sécurité relative de nos usines nationales. Je veux simplement dire qu’ils n’ont pas suivi le processus de certification qui peut être long, coûteux et pas particulièrement lucratif. Il n’est peut-être pas dans l’intérêt économique d’une usine de le faire.

Nouvelles de la conception : Une dernière question : le projet de la DARPA d’étendre la fabrication nationale de puces DoD personnalisées en remplaçant les conceptions de FPGA par des ASIC structurés a-t-il quelque chose à voir avec la pénurie actuelle de puces semi-conductrices aux États-Unis ?

Serge Leef : La pénurie actuelle de puces est un problème tactique à court terme pour certains segments et l’économie américaine qui fait maintenant l’objet d’une attention particulière de la part du gouvernement. Cependant, la DARPA se concentre sur les solutions stratégiques, généralement sur un horizon temporel de cinq à dix ans.